Hvordan møder udfordringer ved strømforsyningsdesign af DC-DC-teknologier: 3 trin

2024 Forfatter: John Day | [email protected]. Sidst ændret: 2024-01-30 08:28

Jeg vil analysere, hvordan udfordringen med strømforsyningsdesign imødekommer DC-DC Technologies.

Elsystemdesignere står over for konstant pres fra markedet for at finde måder at få mest muligt ud af tilgængelig strøm. I bærbare enheder forlænger højere effektivitet batterilevetiden og lægger mere funktionalitet i mindre pakker. I servere og basestationer kan effektivitetsgevinster direkte spare infrastruktur (kølesystemer) og driftsomkostninger (elregninger). For at imødekomme markedets krav forbedrer systemdesignere strømkonverteringsprocesser på flere områder, herunder mere effektive switch -topologier, pakkeinnovationer og nye halvlederenheder baseret på siliciumcarbid (SiC) og galliumnitrid (GaN).

Trin 1: Forbedring af Switching Converter Topology

For at drage fuld fordel af tilgængelig strøm vedtager folk i stigende grad designs baseret på switch -teknologi frem for lineær teknologi. Skiftestrømforsyningen (SMPS) har en effektiv effekt på over 90%. Dette forlænger batterilevetiden for bærbare systemer, reducerer omkostningerne ved elektricitet til stort udstyr og sparer plads, der tidligere blev brugt til kølepladekomponenter.

At skifte til en skiftet topologi har visse ulemper, og dets mere komplekse design kræver, at designere har flere færdigheder. Designingeniører skal være fortrolige med analoge og digitale teknologier, elektromagnetik og lukket kredsløbskontrol. Designere af printkort (PCB'er) skal være mere opmærksomme på elektromagnetisk interferens (EMI), fordi højfrekvente koblingsbølgeformer kan forårsage problemer i følsomme analoge og RF -kredsløb.

Forud for opfindelsen af transistoren blev det grundlæggende koncept for omskiftet strømkonvertering foreslået: for eksempel induktivt afladningssystem af Kate-typen opfundet i 1910, som brugte en mekanisk vibrator til at implementere en flyback boost-konverter til et tændingssystem i biler.

De fleste standardtopologier har eksisteret i årtier, men det betyder ikke, at ingeniører ikke justerer standarddesign for at imødekomme nye applikationer, især kontrolsløjfer. Standardarkitekturen bruger en fast frekvens til at opretholde en konstant udgangsspænding ved at tilbageføre en del af udgangsspændingen (spændingstilstandsstyring) eller styre den inducerede strøm (strømtilstandskontrol) under forskellige belastningsforhold. Designere forbedrer konstant for at overvinde fejlene i det grundlæggende design.

Fig. 1 er et blokdiagram over et grundlæggende lukket kredsløbsspændingsmodustyringssystem (VMC). Strømtrinnet består af en afbryder og et udgangsfilter. Kompensationsblokken omfatter en udgangsspændingsdeler, en fejlforstærker, en referencespænding og en sløjfekompensationskomponent. En pulsbreddemodulator (PWM) bruger en komparator til at sammenligne fejlsignalet med et fast rampesignal for at producere en udgangspulssekvens, der er proportional med fejlsignalet.

Selvom de forskellige belastninger i VMC -systemet har strenge outputregler og er lette at synkronisere med det eksterne ur, har standardarkitekturen nogle ulemper. Loopkompensation reducerer båndbredden af kontrolsløjfen og bremser den forbigående respons; fejlforstærkeren øger driftsstrømmen og reducerer effektiviteten.

Den konstante on-time (COT) kontrolordning giver god forbigående ydeevne uden sløjfekompensation. COT-kontrollen bruger en komparator til at sammenligne den regulerede udgangsspænding med referencespændingen: når udgangsspændingen er mindre end referencespændingen, genereres en fast on-time puls. Ved lavdriftscyklusser får dette til at skiftefrekvensen er meget høj, så den adaptive COT-controller genererer en on-time, der varierer med input- og outputspændinger, hvilket holder frekvensen næsten konstant ved steady state. Texas Instruments D-CAP-topologi er en forbedring i forhold til den adaptive COT-tilgang: D-CAP-controlleren tilføjer en rampespænding til feedbackkomparatorindgangen, hvilket forbedrer jitterydelsen ved at reducere støjbåndet i applikationen. Figur 2 er en sammenligning af COT- og D-CAP-systemerne.

Figur 2: Sammenligning af standard COT-topologi (a) og D-CAP-topologi (b) (Kilde: Texas Instruments) Der er flere forskellige varianter af D-CAP-topologien til forskellige behov. For eksempel bruger TPS53632 halvbro PWM-controlleren D-CAP+ -arkitekturen, som primært bruges i applikationer med høj strøm og kan drive effektniveauer op til 1MHz i 48V til 1V POL-omformere med en effektivitet på op til 92%.

I modsætning til D-CAP tilføjer D-CAP+ feedback loop en komponent, der er proportional med den inducerede strøm for præcis droop kontrol. Den øgede fejlforstærker forbedrer nøjagtigheden af DC -belastningen under en række forskellige linje- og belastningsforhold.

Controllerens udgangsspænding indstilles af den interne DAC. Denne cyklus begynder, når den aktuelle feedback når fejlspændingsniveauet. Denne fejlspænding svarer til den forstærkede spændingsforskel mellem DAC -setpunktspændingen og feedbackudgangsspændingen.

Trin 2: Forbedre ydeevnen under lette belastningsforhold

For bærbare og bærbare enheder er der behov for at forbedre ydeevnen under lette belastningsforhold for at forlænge batteriets levetid. Mange bærbare og bærbare applikationer er i lav-strøm "midlertidig dvaletilstand" eller "dvaletilstand" det meste af tiden, kun aktiveret som reaktion på brugerinput eller periodiske målinger, så minimer strømforbruget i standbytilstand. Det er højeste prioritet.

DCS-ControlTM (Direct Control to Seamless Transition to Energy Saver Mode) topologi kombinerer fordelene ved tre forskellige kontrolordninger (dvs. hysteresetilstand, spændingstilstand og strømtilstand) for at forbedre ydeevnen under lette belastningsforhold, især overgang til Eller når forlader tilstanden let belastning. Denne topologi understøtter PWM -tilstande til mellemstore og tunge belastninger samt strømbesparende tilstand (PSM) til lette belastninger.

Under PWM -drift fungerer systemet med sin nominelle koblingsfrekvens baseret på indgangsspændingen og styrer frekvensændringen. Hvis belastningsstrømmen falder, skifter konverteren til PSM for at opretholde høj effektivitet, indtil den falder til en meget let belastning. Ved PSM falder koblingsfrekvensen lineært med belastningsstrøm. Begge tilstande styres af en enkelt kontrolblok, så overgangen fra PWM til PSM er problemfri og påvirker ikke udgangsspændingen.

Figur 3 er et blokdiagram over DCS-ControlTM. Kontrolsløjfen tager information om ændringen i udgangsspændingen og sender den direkte tilbage til den hurtige komparator. Komparatoren indstiller koblingsfrekvensen (som en konstant for driftstilstande i steady-state) og giver en øjeblikkelig reaktion på dynamiske belastningsændringer. Spændingsfeedback -sløjfen regulerer nøjagtigt DC -belastningen. Det internt kompenserede reguleringsnetværk muliggør hurtig og stabil drift med små eksterne komponenter og lave ESR -kondensatorer.

Figur 3: Implementering af DCS-ControlTM-topologien i TPS62130-bukkomformeren (kilde: Texas Instruments)

TPS6213xA-Q1 synkron switch-effektomformer er baseret på DCS-ControlTM topologi og er optimeret til POL-applikationer med høj effektdensitet. Den typiske 2,5 MHz skiftefrekvens tillader brug af små induktorer og giver hurtig transient respons og høj udgangsspændingsnøjagtighed. TPS6213 opererer fra et indgangsspændingsområde på 3V til 17V og kan levere op til 3A kontinuerlig strøm mellem 0,9V og 6V udgangsspændinger.