Cordisk algoritme ved hjælp af VHDL: 4 trin

2024 Forfatter: John Day | [email protected]. Sidst ændret: 2024-01-30 08:26

Af AmCoderhttps://www.linkedin.com/in/mituFølg mere af forfatteren:

Om: Mitu Raj - Bare en hobby og elev - Chip Designer - Softwareudvikler - Fysik og matematikentusiast Mere om AmCoder »

## Dette er det mest klikede, populære link i Google til VHDL -implementering af CORDIC ALGORITHM for at generere sinus- og cosinusbølge ## På nuværende tidspunkt findes der mange hardwareeffektive algoritmer, men disse er ikke velkendte på grund af softwaresystemernes dominans over de mange år. CORDIC er en sådan algoritme, der ikke er andet end et sæt skift og tilføjelseslogik, der bruges til at beregne en lang række funktioner, herunder visse trigonometriske, hyperboliske, lineære og logaritmiske funktioner. Dette er algoritmen, der bruges i regnemaskiner osv. Således kan vi ved blot at bruge simple shifters og adders designe en hardware med mindre kompleksitet, men kraften i DSP ved hjælp af cordic algoritme. Derfor kan den designes som bare RTL -design i VHDL eller Verilog uden brug af dedikerede floating point -enheder eller komplekse matematiske IP'er.

Trin 1: VHDL og Modelsim

Her implementeres den cordiske algoritme ved hjælp af VHDL til at generere en sinusbølge og cose -bølge. Det kan udsende sinus og cosinus for indgangsvinkel med stor præcision. Koden kan syntetiseres på FPGA. Modelsim bruges til at simulere designet og testbænken.

Trin 2: VHDL -kode til designet og testbænken

Binær skaleringsteknik bruges til at repræsentere flydende tal.

Gå venligst gennem de vedhæftede dokumenter, før du koder.

Gå igennemSimulering af cordic_v4.vhd - Designet -Indgangen er vinkel i 32 bit + tegnbit; den kan behandle enhver vinkel fra 0 til +/- 360 grader med inputpræcision på 0.000000000233 grader. Ved input -> MSB er tegnbit og resten 32 bit repræsenterer størrelse. -Designets output er dens sinus og cos -værdi i 16 bit + tegnbit.ie; med præcision 0.00001526. Bemærk, at output vises i 2's komplimentform, hvis den respektive sinus- eller cos -værdi er negativ. Simulering af testb.vhd - Testbænk til designet (1) Indtastningsvinkler og pull reset = '0'. Efter to trin med simulering træk nulstillingen til '1' og "kør alle". (2) I simuleringsvinduet indstil radixet for sin og cos signaler som decimal og format> Analog (automatisk). (3) Zoom ud for at se kurven korrekt.

Trin 3: Vedhæftede filer

(1) cordic_v4.vhd - Design. (2) testb.vhd - Testbænk til designet.

(3) Dokument om, hvordan man tvinger vinkelindgange og konverterer de binære resultater.

Opdatering: DISSE FILER ER OBSELETE OG LEVERES IKKE MERE. BRUG VENLIGST FILER FRA NÆSTE TRIN

Trin 4: Mini -Cordic IP Core - 16 bit

Begrænsning af ovenstående implementering er- langsom, lavere driftsfrekvens på grund af beregninger i en enkelt urcyklus. Mini-Cordic IP Core- 16 Bit

- Kritiske stier fordelt på flere cyklusser for at forbedre ydeevnen.- Hurtigere- FPGA gennemprøvet design syntetiseret op til 100 Mhz ur.- Mere område optimeret i HDL, mindre hardware.- Load og Done Status signaler tilføjet.- Kun ulempen er mindre opløsning sammenlignet med forrige. Testbench:

fuldstændig automatiseret fra 0 til 360 graders vinkelindgange

Vedhæftede filer: 1) mini cordic main vhdl file2) mini cordic test bench3) Mini Cordic IP Core manual4) Doc om hvordan man tvinger vinkler og konverterer resultater

Hvis du har spørgsmål, er du velkommen til at kontakte mig:

Mitu Raj

følg mig:

mail: [email protected]

### Downloads i alt: 325 fra og med 01-05-2021 ###

### Kode senest redigeret: juli-07-2020 ###